PCM1794DAC(4)
そんなワケで、さくさくと最終段のＬＰＦ＋差動回路を半田付けして、動作確認。
なんつーか、ここもサクっと動きました。さくっと。
なんか、しばらくアナログ回路ばっかりいじってたからか、SPICEやらの回路シミュレーションの効果か、アナログ回路の方が最近確度高いなぁ・・・。
何年か前までは、アナログさっぱりワカンネ。とか言ってたよーな気がするけど（汗）
つーワケで、後はケーシングだけしか残ってないので、ちまちまと色々実験してました。
まずは、ASRC(128kHz)の効果を確認。
ちなみに、この実験は差動回路作成前なので、＋／－上下対象の波形でどーぞ（を
| 1kHz | ASRC off |  |
|---|---|---|
| ASRC on |  |
|
| 20kHz | ASRC off |  |
| ASRC on |  |
1kはあんまり判んないけど・・・20k、なんじゃそりゃｗｗ
正弦波オンリーの静特性だけかも知れんけど・・・よく左の波形から右の波形を補完するな（汗）
ちなみに、20kの時の振幅が1/2位になってるのは、PCM1794AのDEMが有効になってるからですな。
てことは、ちょうど20kHzがカットオフ周波数って事になるのか・・・。
てなワケで、その辺確認しつつ、ＬＰＦ＋差動合成後の出力波形をポチっとな。
ちなみに、ASRCはON。
| 1k | DEM off |  |
|---|---|---|
| DEM on |  |
|
| 20k | DEM off |  |
| DEM on |  |
うひ、とりあえず歪みも少なそうな綺麗な波形ですな。
さて、今後の予定としてはどーしたもんか。
まずはヘッドフォンアンプなりに繋いで、バラック状態で音だしするのは間違いないとして。
DAIのCKSELとERRORをジャンパして、外部クロックに拘ってみるのか、それともすべて見なかったことにして、ケーシングするのか・・・。
それとも、実験実験で結構ボロボロな基板を捨てて、リリース版として１枚起こすのか。
まぁ、もうひとつ問題として、ASRCの192kHzとかが微妙に変って辺りの調査もあるんだけど。
こっちはなぁ・・・イマイチ原因が見えない。
SRC4192に入ってるクロックの波形自体は、24.574MHzでも、それほど破綻して見えないんだよなぁ。
それこそDAIのクロックのジッタ位しか原因思いつかんしなぁ、やっぱ先ずはDAIの外部クロック動作かなぁ？
トラックバック URL :